about

====================================================================

中科院自动化所高级工程师

北京中科昊芯科技有限公司 联合创始人&副总经理

原思朗科技前端设计部副总经理

RISC-V国际基金会个人会员。曾作为核心骨干先后参与“核高基”国家科技支撑计划中科院先导A类/C类专项等多项国家级课题 研究领域包括无线通信、集成电路、机器人等,涉及无线通信基带信号处理、超算处理器架构设计、人工智能芯片(AI Chip)、深度学习(Deep Learning)加速器,具有65nm、55nm、40nm成功流片经验,在研项目包括28nm、16nm等 发表论文多篇,申请国家发明专利10余项,已授权6项

欢迎感兴趣的朋友与我联系,自动化所科研团队和中科昊芯公司需要新鲜血液的加入,让我们一起“创享未来”!

junning.wu@ia.ac.cn

junning.wu@mail.haawking.com

学术著作:

《人工智能-用AI技术打造智能化未来》,谭铁牛主编,中国科学技术出版社,2019.8。参与编写“智能处理器设计”章节。

学术论文:

Renwei Li, Junning Wu, Meng Liu, Zuding Chen, Shengang Zhou, Shanggong Feng, “HcveAcc: A High-Performance and Energy-Efficient Accelerator for Tracking Task in VSLAM System”, Design Automation and Test in Europe Conference(DATE),2020.

Renwei Li, Junning Wu, Meng Liu, Shengang Zhou and Zuding Chen, “A High-Performance and Energy-Efficient Accelerator with the RISC-V Core for Optimization in Visual SLAM System”,The 1st China RISC-V Forum, November 12-13, ShenZhen.

J. Wu, R. Li, S. Feng, “eRSA:An energy-efficient Reconfigurable Sorting Accelerator”, IEEE International Conference on Electronic Information Technology and Computer Engineering(EITCE 2019), Xiamen, China, Oct.18-20 2019.(EI)

S. Feng , J. Wu, S. Zhou, R. Li, “The Implementation of LeNet-5 with NVDLA on RISC-V SoC”, IEEE International Conference on Software Engineering and Service Science(ICSESS 2019), Beijing, China, Oct.18-20 2019.(EI)

M. Lu, R. Li, J. Wu, et al.“Progress in non-tree clock network and wire width variation for mesh design”, Journal of Semiconductor Technology and Science, .(SCI)

J. Wu, R. Li, S. Zhou, X. Zhuang, W. Xu, “An Agile SoC Design for Wireless Communication based on RISC-V”,in Proceedings of the 1st Nation Conference on Advanced Computing and Defense, Hangzhou, China, Nov.5-6 2018.(EI)

Xin Huanga, QingBin Liu, JunNing Wu, XueLiang Du and DongLin Wang,”TxCP: A Coprocessor for LTE-A”,IEEE International Conference on Electronic Information Technology and Computer Engineering(EITCE 2017), Xiamen, China, Oct.18-20 2017.(EI)

发明专利:

吴军宁,王晓琴,郭晓龙,赵旭莹,林啸,张森,郭璟,王伟康.” 一种LTE系统中伪随机序列并行生成方法”.中国发明专利申请号:201410136806.3.

吴军宁,王晓琴,张森,赵旭莹,林啸,郭晓龙,郭璟,王伟康.”一种用于LTE系统Turbo码内交织的并行实现方法及装置”.中国发明专利申请号:201410136945.6.

吴军宁,赵旭莹,吴义如,董佳佳,王晓琴. “一种Turbo译码器的位宽非对称仿存接口”.中国发明专利申请号:201510136860.2.

王东琳,尹磊祖,杨勇勇,谢少林,张星,吴军宁. “一种自索引寄存器文件堆装置”. 中国发明专利申请号:201310138977.5.

赵旭莹,王晓琴,吴军宁,田燕. “一种基四算法下的加比选计算方法和装置”. 中国发明专利申请号:201510571691.5.

赵旭莹,王晓琴,吴军宁,田燕. “一种Turbo迭代译码方法和译码装置”. 中国发明专利申请号:201410796237.5

郭晓龙,王晓琴,吴军宁,郭璟,王伟康,林啸,赵旭莹,张森. “一种LTE系统资源映射的向量化实现方法和装置”. 中国发明专利申请号:201410141740.7

郭晓龙,王晓琴,王伟康,吴军宁,林啸,郭璟,张森,赵旭莹. “一种面向可编程代数处理器的矩阵乘法计算装置及方法”. 中国发明专利申请号:201410123578.6.

王晓琴,张森,赵旭莹,吴军宁,郭晓龙,林啸,郭璟,王伟康. “一种LTE系统速率匹配的并行实现方法和装置”. 中国发明专利申请号:201410123580.3.

参与或主持项目:

2019/10 - 至今 深度学习加速器/智能机器人处理器 预研项目

  • 电机控制算法分析,通过自定义指令集优化算法性能
  • GCC/LLVM编译器支持自定义指令集
  • Gem5模拟器
  • DSC IDE开发

2018/10 - 2019-10 深度学习加速器/智能机器人处理器 预研项目

  • RISC-V 处理器与NVDLA结合,搭建SoC仿真平台,进行LeNet的仿真和验证。
  • 基于RISC-V指令集架构的计算机视觉(Computer Vision)加速部件设计
  • 电机控制算法分析,通过自定义指令集优化算法性能
  • GCC/LLVM编译器支持自定义指令集
  • Gem5模拟器

haawking-riscv-demo-temp-sensor

2017/8 - 2018/9 深度学习加速器/超级计算处理器架构设计 中国科学院战略性科技专项

  • 深度学习加速器,英伟达NVDLA以及谷歌TPU,相关文献综述,撰写《人工智能-用AI技术打造智能化未来》相关章节。
  • 与曙光合作,负责E级机中数学函数库加速部件总线互联架构和存储设计

ai-chip-comments

2016/6 - 2017/7 XXX代数处理器 通信协处理器架构设计 中国科学院战略性科技专项/国家科技支撑计划

  • 完成通信专用协处理器架构设计,包括单元模块级设计及 存储、互联架构等;
  • 单元模块包括Turbo编码器、信道交织、速率匹配、加扰、调制及 输入输出单元;
  • 完成TSMC 28HPC 和Synopsys 16FFC工艺节点前端RTL设计及DC-T流程,工作频率达到600MHz,处于业界领先水平。

cscp-architecture

2014/12 - 2016/5 XXX代数处理器 4G/5G信道编译码设计 中国科学院战略性科技专项/国家科技支撑计划

  • Turbo译码器后续版本的体系结构设计与实现、参数寻优以及低功耗设计和优化,包括ACS等特殊计算单元 的定制设计;
  • 5G新空口核心算法Polar码的编译码算法设计和ASIC实现;
  • Turbo译码器完成TSMC 28HPC工艺节点前端RTL设计及DC-T流程,工作频率达到700MHz,实际吞吐率413.35Mbps,处于业界领先水平。

hpca2016-mapu-layout

2014/03 - 2014/11 XXX代数处理器 高性能Turbo译码器设计 中国科学院战略性科技专项/国家科技支撑计划

  • Turbo译码器的功能性算法平台、时钟精确 模拟器平台的设计以及性能评估,包括浮点和定点;
  • Turbo译码器的RTL实现、验证、DC综合以及后仿,包括功能验证、覆盖率分析以及时序分析;
  • Turbo译码器在XXX代数处理器SoC系统集成设计,包括总线控制、中断访问等;
  • 定义和撰写Turbo译码器的编程模型、 编程示例以及用户指南;
  • 完成TSMC 40LP工艺节点流片,工作频率达到600MHz,实际吞吐率111.78Mbps,译码器吞吐性能与TI C6670相当。

4g-algo-eva

2012/03 — 2013/07 XXX高性能数字信号处理器设计 国家“核高基”项目

  • 设计并验证 IIC 总线控制器、 DDR2 控制器、INTC中断控制器及PCI总线控制器等,完成前端RTL设计及网表验证;
  • 设计并调试相关模块的测试程序,包括但不限于IIC boot、中断控制、PCI主从设备测试程序。且在Altera CPLD以及Xilinx FPGA上进行 原型 验证。
  • 完成TSMC 65LP工艺节点流片,各项指标均满足设计需求,顺利通过项目验收。

c6455-a c6455-b

学术任职:

2019年度芯师爷“硬核中国芯”专家评委

2020年1月,中科科技培训中心,授课讲师

评论文章:

2019.12 《你好,人工智能》央视科教频道,科幻地带栏目。

CCTV10-ai

CCTV10

2019.9《5G芯片的“春秋五霸”》,财经专栏文章。新浪科技

2019.8 《自主可控中国芯助力智能制造新时代》,中国聊城智能制造产业发展高峰论坛。

liaocheng-summit-im

央广网 slides

2019.4《一个公式,两门学科,多种算法,无数款芯片》,获今日头条青云计划。微信公众号

2018.4《管窥AI芯片国内外现状》,曾被人民日报、新智元、参考消息、国是直通车等公众号引用转发。微信公众号

个人生活:


2020-01-haawking-party